Advanced Packaging

Packaging bezeichnet die Aufbau- und Verbindungstechnik rund um einen Halbleiterchip. Der eigentliche Chip besteht aus einer empfindlichen, hochintegrierten Struktur. Das Package schützt ihn, stellt elektrische Verbindungen zu anderen Komponenten her und hilft dabei, Wärme abzuleiten. Außerdem kann es mehrere Chips, Speicherbausteine oder passive Komponenten zu einem System verbinden. Packaging ist deshalb mehr als eine äußere Hülle: Es beeinflusst, wie schnell Signale übertragen werden, wie viel Energie ein Bauteil benötigt und wie zuverlässig es arbeitet. Je nach Anwendung kommen unterschiedliche Materialien, Geometrien und Verbindungstechniken zum Einsatz. In der Halbleiterfertigung bildet Packaging die Schnittstelle zwischen dem einzelnen Chip und dem einsatzfertigen Bauteil.

Advanced Packaging umfasst besonders fortschrittliche Aufbau- und Verbindungstechnologien für Halbleiter. Dabei werden mehrere Chips, Speicher und Funktionseinheiten besonders dicht und leistungsfähig miteinander kombiniert. Die Bauteile können nebeneinander auf einem Interposer angeordnet oder übereinander gestapelt werden. Auch unterschiedliche Materialien und Chiptypen lassen sich in einem Package integrieren. Das schafft kurze Signalwege, hohe Rechenleistung und kompakte Bauformen. Advanced Packaging wird immer wichtiger, weil die klassische Verkleinerung einzelner Transistoren allein nicht mehr ausreicht, um die Anforderungen an moderne Prozessoren zu erfüllen. Gleichzeitig steigen die Anforderungen an Wärmeabfuhr, Prozesskontrolle und zuverlässige Verbindungen.

Ein Through-Silicon Via, kurz TSV, ist eine senkrechte elektrische Verbindung, die durch einen Siliziumchip führt. Dafür wird eine sehr kleine Öffnung in den Chip eingebracht und anschließend mit einem leitfähigen Material gefüllt. TSVs ermöglichen es, mehrere Chips übereinander zu stapeln und direkt miteinander zu verbinden. Die Signale müssen dadurch nicht mehr über lange Leitungen an den Rand des Chips geführt werden. Das spart Platz und kann die Übertragung beschleunigen. TSVs werden beispielsweise bei gestapeltem Speicher und 3D-Chip-Architekturen eingesetzt. Die Herstellung erfordert präzise Bohr-, Ätz-, Füll- und Isolationsprozesse. Schon geringe Abweichungen können die elektrische Funktion oder die mechanische Stabilität beeinträchtigen.

Ein Through-Glass Via, kurz TGV, ist eine elektrische Verbindung, die durch ein Glassubstrat verläuft. Dazu wird eine Öffnung durch das Glas erzeugt und anschließend mit einem leitfähigen Material versehen. Glas bietet dabei besondere Eigenschaften: Es kann sehr glatt und präzise bearbeitet werden, ist elektrisch isolierend und eignet sich für bestimmte Hochfrequenzanwendungen. TGVs können in Interposern, Sensorsystemen und fortschrittlichen Packages zum Einsatz kommen. Die Herausforderung liegt darin, Öffnungen mit hoher Präzision und möglichst geringer Beschädigung des Glases herzustellen. Laser, insbesondere Ultrakurzpulslaser, können dafür geeignete Bearbeitungsprozesse ermöglichen. TGVs sind eine Alternative zu Verbindungen durch Silizium, wenn die Eigenschaften von Glas für die jeweilige Anwendung Vorteile bieten.

Ein Substrat ist eine Trägerstruktur innerhalb eines elektronischen Bauteils. Es nimmt einen oder mehrere Chips auf und stellt elektrische Verbindungen zu weiteren Komponenten her. Außerdem kann es zur mechanischen Stabilität und zur Wärmeableitung beitragen. In einem Package liegt das Substrat zwischen dem Chip und der Leiterplatte oder einem anderen übergeordneten System. Klassische Substrate bestehen meist aus organischen Materialien mit Kupferverdrahtung. Leistungsfähigere Varianten aus Silizium oder Glas werden als fortgeschrittene Substrate bezeichnet. Ihre Eigenschaften beeinflussen Signalqualität, Energieverbrauch, Zuverlässigkeit und Baugröße. Moderne Substrate müssen immer mehr Verbindungen auf kleiner Fläche aufnehmen. Deshalb werden feine Leitungsstrukturen, präzise Bohrungen und kontrollierte Oberflächen benötigt. Das Substrat ist damit ein zentraler Bestandteil moderner Packaging-Architekturen.

Ein fortgeschrittenes Substrat, häufig auch als Advanced Substrate bezeichnet, ist eine besonders leistungsfähige Trägerstruktur für moderne Packages. Es bietet mehr und feinere elektrische Verbindungen als ein konventionelles Substrat und kann mehrere Chips oder Chiplets aufnehmen. Je nach Aufbau unterstützt es kurze Signalwege, eine hohe Packungsdichte und eine effiziente Wärmeabfuhr. Advanced Substrates kommen zum Einsatz, wenn viele Funktionen auf engem Raum miteinander verbunden werden müssen – etwa bei Hochleistungsprozessoren oder komplexen KI-Systemen. Die Fertigung stellt hohe Anforderungen an Materialauswahl, Strukturierung, Oberflächenqualität und Prozesskontrolle. Auch die thermische und mechanische Abstimmung mit den darauf montierten Chips ist entscheidend, damit das Package zuverlässig arbeitet.

Heterogene Integration bedeutet, dass unterschiedliche Chips, Materialien oder Fertigungstechnologien in einem gemeinsamen Package zusammengeführt werden. Statt alle Funktionen auf einem einzigen großen Chip unterzubringen, können spezialisierte Bausteine kombiniert werden. Ein Package kann beispielsweise Rechenlogik, Speicher, Sensoren und Ein-/Ausgabefunktionen integrieren. Die einzelnen Komponenten können aus unterschiedlichen Materialien stammen oder in verschiedenen Fertigungsprozessen hergestellt worden sein. Das ermöglicht maßgeschneiderte Systeme und kann Entwicklungszeiten sowie Kosten reduzieren. Gleichzeitig steigen die Anforderungen an Verbindungen, Wärmeabfuhr, Signalqualität und Zuverlässigkeit. Advanced Packaging bildet die technologische Grundlage für diese Form der Integration. Der Begriff beschreibt also nicht nur das Stapeln von Chips, sondern das Zusammenspiel unterschiedlicher Komponenten in einem Gesamtsystem.

Hybrid Bonding ist ein Verbindungsverfahren, bei dem zwei besonders glatte und präzise vorbereitete Oberflächen direkt miteinander verbunden werden. Dabei entstehen sowohl eine Verbindung des Isolationsmaterials als auch elektrische Kontakte zwischen metallischen Strukturen. Anders als bei klassischen Lötverbindungen benötigt Hybrid Bonding keine größeren Lötbumps. Dadurch können Kontakte dichter angeordnet und Signalwege kürzer werden. Das Verfahren eignet sich insbesondere für Anwendungen, bei denen viele Verbindungen auf kleiner Fläche benötigt werden. Voraussetzung sind extrem saubere Oberflächen, eine sehr genaue Ausrichtung und eine kontrollierte Prozessumgebung. Damit lassen sich Verbindungsdichten von mehr als 10.000 I/Os pro mm² bei Pitch-Größen von unter 1 µm erreichen. Hybrid Bonding kann die Leistungsfähigkeit und Packungsdichte moderner 3D- und Chiplet-Architekturen erhöhen, stellt aber hohe Anforderungen an Reinigung, Metrologie und Prozessstabilität.

Eine Redistribution Layer, kurz RDL, ist eine zusätzliche Leitungsebene auf einem Chip oder Package. Sie verteilt elektrische Anschlüsse neu und verbindet sie mit anderen Positionen. Dadurch können die ursprünglichen Kontakte eines Chips an ein größeres oder anders angeordnetes Anschlussraster angepasst werden. RDLs sind besonders nützlich, wenn die Anschlüsse eines kleinen Chips mit einem größeren Substrat, Interposer oder Package verbunden werden sollen. Für ihre Herstellung werden isolierende und leitfähige Schichten strukturiert und präzise aufeinander ausgerichtet. Die Geometrien sind oft sehr klein, weshalb Ätzprozesse, Lithografie, Beschichtung und Metrologie eng zusammenspielen. RDLs tragen dazu bei, kompakte und flexible Packaging-Architekturen zu realisieren.

Metrologie bezeichnet die Gesamtheit der Messverfahren, mit denen Eigenschaften und Abmessungen in der Fertigung geprüft werden. In der Halbleiterindustrie geht es beispielsweise um Schichtdicken, Strukturbreiten, Tiefen, Oberflächen, Kontaktierungen und die Lage von Bohrungen. Die Messungen zeigen, ob ein Prozess innerhalb der festgelegten Toleranzen arbeitet. Das ist besonders wichtig, weil moderne Chips und Packages sehr viele Strukturen auf kleinstem Raum enthalten. Metrologie kann direkt im Prozess oder nach einem Prozessschritt stattfinden. Die Ergebnisse helfen dabei, Abweichungen früh zu erkennen, Prozesse zu korrigieren und Ausschuss zu reduzieren. Ohne verlässliche Messdaten lässt sich die Qualität komplexer Packaging-Architekturen nur schwer beurteilen und stabil fertigen.

Chip Cooling bezeichnet Verfahren zur Kühlung von Chips und SiPs. Ihre Aufgabe ist es, Wärme möglichst nahe an der Entstehungsquelle aufzunehmen und kontrolliert abzuführen. Bei leistungsstarken Prozessoren und KI-Chips reicht die Wärmeabfuhr über die Gehäuseoberseite oder die Umgebungsluft zunehmend nicht mehr aus. Integrierte Kühlstrukturen können deshalb direkt in ein Substrat oder zwischen Chip-Schichten eingebracht werden. Durch diese Kanäle fließt ein Kühlmedium, das die Wärme abtransportiert. Die Herstellung solcher Strukturen erfordert präzise Bearbeitung von Materialien wie Siliziumkarbid oder Glas. Chip Cooling verbindet damit thermisches Design, Materialtechnik und Fertigungsprozesse des Advanced Packaging.

Ein Interposer ist eine Zwischenschicht zwischen mehreren Chips und einem übergeordneten Substrat. Er stellt sehr viele feine elektrische Verbindungen her und ermöglicht es, unterschiedliche Chips in einem Package zusammenzuführen. Dabei kann der Interposer Signale zwischen Recheneinheiten, Speicher und weiteren Komponenten verteilen. Je nach Anwendung besteht er beispielsweise aus Silizium, Glas oder einem organischen Material. Interposer werden häufig in 2,5D-Packages eingesetzt: Die Chips liegen dabei nebeneinander auf dem Interposer, statt direkt übereinander gestapelt zu sein. Die Herausforderung besteht darin, eine hohe Leitungsdichte, gute elektrische Eigenschaften und eine zuverlässige mechanische Verbindung zu erreichen.

Ein Micro-Bump ist eine sehr kleine metallische Kontaktstelle zwischen einem Chip und einem anderen Bauteil. Die Kontaktpunkte bestehen meist aus mehreren Metallschichten und werden in einem definierten Raster aufgebracht. Beim Zusammenfügen verbinden sie die elektrischen Leitungen des Chips mit einem Interposer, Substrat oder einem weiteren Chip. Micro-Bumps ermöglichen deutlich mehr Kontakte auf kleiner Fläche als größere klassische Lötverbindungen und erreichen typischerweise Verbindungsdichten von 100 bis 1.000 I/Os pro mm² bei Pitch-Größen bis etwa 50 µm. Sie werden deshalb häufig beim Chip-Stacking und in 2,5D- oder 3D-Packages eingesetzt. Je kleiner die Bumps und je dichter ihr Abstand, desto wichtiger sind eine präzise Ausrichtung, saubere Oberflächen und eine kontrollierte thermische Prozessführung. Fehler an einzelnen Kontaktpunkten können die Funktion des gesamten Packages beeinträchtigen.

Ein Flip-Chip-Bump ist eine metallische Kontaktstelle, die beim Flip-Chip-Verfahren die elektrische Verbindung zwischen einem umgedrehten Chip und seinem Träger herstellt. Der Chip wird dabei mit der aktiven Seite nach unten auf ein Substrat, einen Interposer oder ein anderes Bauteil gesetzt. Die Bumps liegen zwischen den Kontaktflächen und werden durch einen geeigneten Fügeprozess verbunden. Das Verfahren verkürzt die elektrischen Wege und erlaubt eine hohe Zahl von Anschlüssen. Typische Verbindungsdichten liegen bei rund 50 I/Os pro mm² mit Pitch-Größen um etwa 150 µm – deutlich weniger als bei Micro-Bumps oder Hybrid Bonding. Gleichzeitig kann die Rückseite des Chips für Wärmeabfuhr oder weitere Funktionen genutzt werden. Flip-Chip-Bumps sind in vielen modernen Packages verbreitet. Bei sehr kleinen Kontaktabständen gehen sie in besonders feine Formen wie Micro-Bumps über.